三维集成电路

【美国《高技术实业》杂志５月号报道】西德ＡＥＧ公司的乌尔姆研究中心的工程师们正在研制新型集成电路，它们的元件分层叠在一起，而不是摊开在平面上的。
这种排列可能大大提高电路元件的密度，并缩短元件之间的连线。但是，过去一些要把集成电路元件层叠起来的努力（主要是在日本进行的），都遇到了困难。困难之一是这种集成电路的中间元件层的散热问题不好解决。
这种德国方法是把这种集成电路的元件层数限制为三四层，但是每层使用定制的各种不同的半导体元件，以实现各种不同的功能。
例如，砷化镓光学装置可直接放在以硅为主的电子元件之上，在它们之间可放一层起绝缘作用的硅膜，由分开的连接电线穿过这层硅膜。
ＡＥＧ公司使用一种先进的微分分子束外延装置，在这种装置内，一些不同的半导体材料在衬底上以非常高的精确度“生长”。这种堆叠摞起来的集成电路具有广泛的用途，从集成光电器件到小型固体雷达元件。