东芝公司开发成功三维集成电路技术

【日本《日经产业新闻》十一月二十日报道】东芝公司开发成功一项技术，可以把新一代集成电路——三维集成电路（即立体性地配置元件的集成电路）元件的性能提高到和现在的平面集成电路一样的水平。这家公司在明年一月之前就将使用这种技术试制二层或三层的三维集成电路。三维集成电路的集成度要比平面集成电路高得多，此外，还可望象人脑和网膜那样处理信息。
东芝开发的技术是，控制硅熔化之后再结晶这道工序的硅的温度，硅表面就覆盖一层金属膜（钨）。再结晶工序被认为是制造三维集成电路的最大难点。据说，东芝公司使用钨提高了再结晶的质量，同时，还增加了绝缘层（它有保护第一层电路不受热的作用）的厚度。
这家公司已经使用这次开发出来的技术在平面集成电路上制作一层厚度为一点三微米的绝缘层，然后再在这个绝缘层上面制作了一层面积为零点五毫米见方的单晶硅基板。由于绝缘层有足够的厚度，因此在第二层制作基板时，一层的电路就不会因受热而遭到破坏。这家公司将在二层这块基板上，蚀刻电路元件，试制“两层楼”式的三维集成电路。
为了使二层的单晶体的质量同一层一样，就必须在绝缘层上钻孔，从同一层单晶体表面接触的部分进行再结晶。但是，如果绝缘层做得太厚，温度分布就不均匀，就不可能进行理想的再结晶。东芝公司通过利用具有让温度均衡化作用的金属膜，制作了既加大绝缘膜厚度，又无损伤的二层的硅基板。
在制作相当于二层楼板的电路基板时，要熔化硅。这道工序可使用两种方法。一种方法是使用激光，另一种方法是使用电子束。
东芝公司这次使用了容易发出大功率、容易控制电子束强度因而适于实际应用的电子束法。